发烧友10周年庆典,全网超值优惠来袭!千元现金券,下单抽奖赶紧参与》》

控制电源启动及关断时序

2019-08-26 10:33 次阅读

微处理器、FPGADSP模数转换器 (ADC) 和片上系统 (SoC) 器件一般需要多个电压轨才能运行。为防止出现定、总线争用问题和高涌流,设计人员需要按特定顺序启动和关断这些电源轨。此过程称为电源时序控制或电源定序,目前有许多解决方案可以有效实现定序。

此外,为有效进行升压和关断而应运而生的各种电源定序器、监视器和监控器还采用了电压和电流水平监控技术来计算功率水平,目的是保护复杂的集成电路和子组件。

本文将详细介绍电源定序,探讨电源定序规范和技术,以及如何使用电源定序器来实现指定的电源轨定时及定序。

为什么要关注电源定序?

FPGA 及类似的复杂集成电路 (IC) 可在内部分解成多个功率域。在启动或关断器件时,此类 IC 大多需要特定的顺序。例如,FPGA 通常需要分别为内核逻辑、I/O 和辅助电路上电。

其内核通常包括 FPGA 的处理器和基本逻辑单元。该功率域具有低电压、高电流功率规范特征。由于电压极低,因此其对精度要求极高,而由于数字负载的动态特性,瞬态性能必须非常出色。I/O 代表 FPGA 的各种输入和输出。电压要求取决于接口类型。一般来说,其电压电平需大于内核的电压电平。电流要求则取决于 I/O 的类型、数量和速度。

辅助电路包括 FPGA 中的噪声敏感型模拟电路,例如锁相环 (PLL) 和其他模拟电路元件。虽然电流要求相当低,但纹波电压是个大问题,必须最大程度地降低纹波电压。模拟部分的纹波可能会导致 PLL 出现过大抖动和相位噪声,还可能导致放大器出现杂散响应。

以错误顺序启动各功率域的电源可能会引起问题,并可能导致 FPGA 受损。需要考虑的是,I/O 部分基于三态总线收发数据,而内核负责处理 I/O 控制。如果 I/O 功率域在内核之前上电,则 I/O 引脚会以不确定状态结束。如果外部总线组件上电,则可能存在总线争用问题,导致 I/O 驱动器出现高电流。因此,内核应在 I/O 功率域之前启动。请务必查阅供应商的 FPGA 规范,了解推荐的电源启动和关断顺序以及电源轨之间的最大差分电压。

同样,功率运算放大器等器件拥有两个功率域:模拟域和数字域。数字域为放大器的诊断状态标记提供电源,识别过热和过流状态。此外,数字域还支持放大器的使能/关断功能。该器件规格要求,数字域应在模拟电源之前上电,以便这些状态标记在模拟域上电之前能够正常运行。这样做的目的是防止可能对器件造成损坏。

电源定序方法

通常有三种类型的多轨定序(图 1)。最常用的方法是顺序定序,这种方法是先接通一个电源轨,然后延时,然后再接通下一个电源轨。设置延时的目的是确保第一个电源轨在第二个电源轨启动之前达到稳压。

图 1:三种电源定序技术。不论采用哪种技术,电压均须以单调方式上升。否则,器件可能会因启动期间电压意外下降而无法正确初始化。(图片来源:Digi-Key Electronics)

第二种定序技术是比率定序。在该技术中,电源轨会同时启动并同时达到各自的额定电压。这就需要电源轨上升时间与电源轨电压成正比,才能同时实现稳压。

有些器件可能无法承受达到稳压之前发生的瞬时电压差。而这可能导致器件在此期间在一个电源上消耗更高的电流。

第三种方法是同时启动,这种方法可以最大限度地减少瞬时电压差,并且可以减少这些压力的规模和周期。实施这种方法的一种常见方式是同时上电,即:电压轨以相同速率一起上升,较高的电压轨(通常是 I/O 电压轨)在较低电压轨或内核电压轨达到其最终值后继续上升。

不论采用哪种技术,电压均须以单调方式上升。否则,器件可能会因启动期间电压意外下降而无法正确初始化。

另外,可以使用软启动来限制启动期间的涌流。这种做法可以限制启动期间的电流,从而允许启动时逐渐对电源轨电容进行充电。

电源关断顺序通常被指定成与启动顺序相反。

选择使用何种启动或关断技术应取决于器件的规格。

电源定序示例

同时启动相对容易设置。您需要将最高电压输出连接到较低电压稳压器的输入上(图 2)。

图 2:通过以菊花链方式连接稳压器可以实现 5 V 电源和 3.3 V 电源的同时启动。(图片来源:Digi-Key Electronics)

在本示例中,较高电压是 5 V 电源。这个 5 V 电压也馈入 3.3 V 稳压器。图中显示的是 5 V 和 3.3 V 电源同时上升且最小压差达到 3.3 V 电源稳压点时的电压输出。

该定序技术最好使用定序器集成电路(如 Texas Instruments 的 LM3880)来实现。LM3880 是一款简单的电源定序器,可通过稳压器或电源的使能输入来控制多个独立的稳压器或电源。

当 LM3880 启动时,三个输出标志将在各个延迟时间后依次释放,从而允许连接的电源进行启动。在关断期间,输出标志将遵循相反的顺序。下图是一个使用 LM3880 的设计实例,采用 Texas Instruments 的 WEBENCH Power Designer 软件设计而成(图 3)。这款免费软件工具不仅能帮助工程师设计与电源相关的电路,而且还能提供示意图、材料清单及模拟结果。该图显示了示意图、图表、使能以及三个标志输出。

LM3880 的延迟时间和次序是固定不变的,但可通过内置的 EPROM 在工厂进行定制。此外,Texas Instruments 还为 LM3881 定序器提供了电容器可编程延迟功能。

图 3:Texas Instruments 的 WEBENCH Power Designer 软件屏幕截图显示了 LM3880 设计示意图以及用于控制外部稳压器或电源的使能输入及输出标志图表。(图片来源:Digi-Key Electronics)

Analog Devices 的 LTC2937 定序器/电压监控器是一款稍微复杂的电源控制器件。与 LM3880 一样,LTC2937 可以控制多达六个电源或稳压器的时序和时间延迟(图 4)。

图 4:LTC2937 最多可以控制六个电源时序,同时还可以监控电源轨电压。通过一根电线可以同步多个器件,最多可控制 300 个电源。(图片来源:Analog Devices)

除了最多可对六个电源轨进行定序外,这款定序器还可以监控这些电源轨上的电压,进而过压、欠压、压降及失控电源启动检测。如果发生故障,您可以对该器件进行编程以关断或重启电源。错误情况将会记录到内部的 EEPROM 中。LTC2937 可通过 I2C 或 SMBus 进行编程和控制。其编程可借助 Analog Devices 的 LTpowerPlay GUI 软件进行。EEPROM 支持自主运行且无需软件。若系统需要六个以上电源轨,只需将多个 LTC2937 链接在一起,即可控制多达 300 个电源。

对于复杂的多核处理器、FPGA 以及其他 SOC 器件,Texas Instruments 提供了 TPS650860 可配置多轨电源管理单元。这款单 IC、输入电压范围 5.6 V - 21 V 的电源管理单元包含三个降压控制器、三个降压转换器、一个灌入或拉出低压差 (LDO) 线性稳压器、三个低压输入 LDO、稳压器和三个负载开关(图 5)。

图 5:Texas Instruments 的 TPS650860 功能框图显示了 13 个时序完全受控的稳压输出。(图片来源:Texas Instruments)

该器件具有 13个稳压输出,可满足 FPGA 或其他负载器件的需求。

其降压转换器含内置功率级,而降压控制器则需要外部功率级。无论是转换器,还是控制器,均集成了电压感应输入来监控电源输出,从而实现定序控制。其负载开关含有压摆率控制,可以针对三种定序类型(顺序、比率或同时)的任意一种对与这些开关有关的电源轨进行编程。

TPS650860 经由 I2C 接口进行控制,因此可通过嵌入式控制器或相关 SoC 管理器实现简单的控制。这种电源管理 IC 具有领先的控制灵活性。

总结

有多种方法可以控制电源启动或关断的顺序,既有非常简单的方法,也有极其复杂的方法。这些方法在电源轨控制数量、精度、控制功能范围以及成本方面都不尽相同。

收藏 人收藏
分享:

评论

相关推荐

关于优化FPGA HLS设计的分析和介绍

用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈,如何在不改变 RTL 代码的情....
发表于 09-15 11:56 5次 阅读
关于优化FPGA HLS设计的分析和介绍

STC SPI应用之7920的12864分享!

呵呵,那什么练手好呢,看了下7920的12864,就是他了,先对比下时序 一步步来。 上面是7920的SPI时序,下面是STC的S...
发表于 09-11 03:06 180次 阅读
STC SPI应用之7920的12864分享!

【微信精选】FPGA设计信号发生器

对于信号发生器的设计,不论芯片的类型,只要所设计的逻辑单元够用即可,还有就是内存要够。好了,话不多说。直接来开始FPGA...
发表于 09-05 07:00 221次 阅读
【微信精选】FPGA设计信号发生器

正点原子FPGA之SDRAM:SDRAM操作时序(2)

正点原子FPGA开发板配套视频
的头像 电子硬件DIY视频 发表于 09-05 06:09 82次 观看
正点原子FPGA之SDRAM:SDRAM操作时序(2)

为什么图中高亮部分的长度都在2300mil-2500mil之间?

如图中高亮部分所示,数据线一般做等长处理,是为匹配时序。现在我疑惑的是,图中高亮部分的长度都在2300mil-2500mil之间,这长度...
发表于 08-21 00:03 164次 阅读
为什么图中高亮部分的长度都在2300mil-2500mil之间?

51单片机总线时序的详细资料说明

计算机系统是以微处理器为核心的,各器件要与微处理器相连,且必须协调工作,所以在微处理机中引入了总线的....
发表于 08-19 17:31 29次 阅读
51单片机总线时序的详细资料说明

8133A时序发生器用户指南

8133A时序发生器用户指南
发表于 08-16 06:03 163次 阅读
8133A时序发生器用户指南

干货 | 正确的时序很关键,这个小众方案很可靠

许多模拟电路需要一种时钟信号,或者要求能在一定时间后执行某项任务。
的头像 贸泽电子设计圈 发表于 08-07 17:04 424次 阅读
干货 | 正确的时序很关键,这个小众方案很可靠

浅析单片机通信时序

所谓“时序”从字面意义上来理解,一是“时间问题”,二是“顺序问题”。
的头像 玩转单片机 发表于 08-03 11:13 619次 阅读
浅析单片机通信时序

利用静态时序分析工具解决带宽不足问题

为提高带宽,很多类型的 Memory 都采用了 Double Data Rate(DDR)inter....
的头像 集成电路应用杂志 发表于 08-03 10:36 606次 阅读
利用静态时序分析工具解决带宽不足问题

Vivado 中时效的处理

UltraFAST设计方法培训将帮助您时序收敛阶段实现“Sign-off” 质量XDC约束。另外,还....
的头像 赛灵思 发表于 08-01 11:07 252次 阅读
Vivado 中时效的处理

请问ICAP_SPARTAN6的最大时钟周期是20Mhz吗?

我现在在我的设计中使用ICAP_SPARTAN6多重启动,我提供ICAP_SPARTAN6时钟:25Mhz .....在布局和布线后,...
发表于 07-30 09:05 148次 阅读
请问ICAP_SPARTAN6的最大时钟周期是20Mhz吗?

51单片机的总线时序详细资料讲解

计算机系统是以微处理器为核心的,各器件要与微处理器相连,且必须协调工作,所以在微处理机中引入了总线的....
发表于 07-29 17:36 27次 阅读
51单片机的总线时序详细资料讲解

为什么改变长度会导致系统未通过测试?

我将可变长度从9位更改为32位,系统未通过测试。 我不确定为什么更改导致失败,因为逻辑方面它不应该影响测试结果(因为frame_s...
发表于 07-24 12:53 55次 阅读
为什么改变长度会导致系统未通过测试?

51单片机的指令时序详细资料说明

MCS-51单片机的指令时序时序是用定时单位来描述的,MCS-51的时序单位有四个,它们分别是节拍、....
发表于 07-19 17:38 24次 阅读
51单片机的指令时序详细资料说明

FPGA设计的时序仿真

随着FPGA器件体积和复杂性的不断增加,设计工程师越来越需要有效的验证方。时序仿真可以是一种能发现最多问题的验证方法,但...
发表于 07-16 08:10 264次 阅读
FPGA设计的时序仿真

DUT输出时序/抖动测量编程的功能、属性和方法概述

This document describes the functions, properties and methods for controlling the Bit Error Rate measurement from a ...
发表于 07-12 14:06 136次 阅读
DUT输出时序/抖动测量编程的功能、属性和方法概述

如何解决Spartan 6中异常长的路由延迟导致的时序错误?

我有几个时序错误,我无法在我的Spartan 6设计中删除。 我使用100 MHz时钟在外部地址/数据总线接口上注册信号。 我从IOB...
发表于 07-12 11:31 191次 阅读
如何解决Spartan 6中异常长的路由延迟导致的时序错误?

详解FPGA的时序以及时序收敛

1. FPGA时序的基本概念FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备。我们的设计需要和其他的devic...
发表于 07-09 09:14 467次 阅读
详解FPGA的时序以及时序收敛

FPGA上电加载时序介绍

大多数FPGA芯片是基于 SRAM 的结构的, 而 SRAM 单元中的数据掉电就会丢失,因此系统上电....
的头像 电子发烧友网 发表于 07-01 17:16 2567次 阅读
FPGA上电加载时序介绍

总线的操作时序和操作方式详解

操作时序(timing):各信号有效的先后顺序及配合关系
的头像 FPGA之家 发表于 06-24 16:21 750次 阅读
总线的操作时序和操作方式详解

详解SPI总线协议与时序图

SPI,是英语Serial Peripheral Interface的缩写,顾名思义就是串行外围设备....
发表于 06-16 10:42 399次 阅读
详解SPI总线协议与时序图

使用PADS Constraint Manager确保设计的性能要求

使用 PADS Constraint Manager,确保您的设计符合并持续符合时序和性能要求。
的头像 EE techvideo 发表于 05-17 06:17 469次 观看
使用PADS Constraint Manager确保设计的性能要求

设计PCB时需先进行沟通解决问题

PCB 设计是一项严肃的工作,要完成它并非易事。当出现串扰、高电流密度、跨越缝隙的走线、发热、时序要....
的头像 EE techvideo 发表于 05-13 06:30 662次 观看
设计PCB时需先进行沟通解决问题

AXI总线协议的几种时序介绍

由于ZYNQ架构和常用接口IP核经常出现 AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏....
发表于 05-12 09:10 765次 阅读
AXI总线协议的几种时序介绍

如何快速读懂单片机时序图实例教材说明

对于芯片开发使用来说,时序图是较为核心也较为重要的一个知识点。在厂家给出的芯片数据手册中,时序图也是....
的头像 单片机精讲吴鉴鹰 发表于 05-03 09:01 829次 阅读
如何快速读懂单片机时序图实例教材说明

产品性能可靠性评估的时序分析方法说明

针对航空航天产品高可靠性、长寿命的特点,通过综合时序模型对随机序列自拟合性强与短期预测精度高的优点,....
发表于 03-08 15:58 147次 阅读
产品性能可靠性评估的时序分析方法说明

时序分析基础

时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
的头像 发烧友学院 发表于 03-08 14:59 675次 阅读
时序分析基础

mig接口的读写时序

对于mig与DDR3/DDR2 SDRAM的读写时序我们不需要了解太多,交给mig就可以了。
发表于 03-03 11:11 523次 阅读
mig接口的读写时序

FPGA设计中coding之前的五条铁律

文件注释:文件注释就是一个说明文:这通常在文件的头部注释,用于描述代码为那个工程中,由谁写的,日期是....
发表于 01-26 10:32 339次 阅读
FPGA设计中coding之前的五条铁律

内存速度和时序重要么

最近是跟内存耗上了,其一是手里没有其它硬件可测,更重要的是想趁着这段时间,把内存与性能之间的影响都慢....
的头像 发烧友学院 发表于 01-14 15:09 5866次 阅读
内存速度和时序重要么

PCB设计有哪些误区PCB设计的十大误区下部分内有上部分链接

本文档的主要内容详细介绍的是PCB设计有哪些误区PCB设计的十大误区下部分主要内容包括了:1.时序及....
发表于 01-07 08:00 205次 阅读
PCB设计有哪些误区PCB设计的十大误区下部分内有上部分链接

XDC约束及物理约束的介绍

观看视频,了解和学习有关XDC约束,包括时序,以及物理约束相关知识。
的头像 Xilinx视频 发表于 01-07 07:10 860次 观看
XDC约束及物理约束的介绍

FPGA的几点重要总结

FPGA编程语言为何叫硬件描述语言? 硬件即FPGA硬件,硬件描述语言,也就自然地告诉....
的头像 电子发烧友网工程师 发表于 12-01 08:30 1553次 阅读
FPGA的几点重要总结

新Vivado报告命令的了解

了解report_design_analysis,这是一个新的Vivado报告命令,可以独特地了解时....
的头像 Xilinx视频 发表于 11-26 07:01 657次 观看
新Vivado报告命令的了解

解决5G设备时序痛点 Emerald提升性能20倍

OCXO在时序中提供了顶级性能,是所有通信网络可靠运行的关键。和5G之前OCXO基本被部署在良好受控....
发表于 11-05 09:15 880次 阅读
解决5G设备时序痛点 Emerald提升性能20倍

ug1292时序收敛快速参考手册

这个手册与ug949的理念是一致的即”尽可能地把所有问题放在设计初期解决“。宁可在设计初期花费更多的....
的头像 电子发烧友网工程师 发表于 10-09 10:52 1207次 阅读
ug1292时序收敛快速参考手册

时序违例的修正与时序优化的思考方向

时序逻辑电路示意图如下。前后两级寄存器之间有一个组合逻辑运算电路。
的头像 电子发烧友网工程师 发表于 09-15 08:23 1769次 阅读
时序违例的修正与时序优化的思考方向

分析和预测时序数据的主要方法,如何使用Python处理时序数据

让我们从一个朴素的假设开始——“明天会和今天一样”,但是我们并不使用类似y^t=y(t-1)这样的模....
的头像 论智 发表于 09-04 08:45 11098次 阅读
分析和预测时序数据的主要方法,如何使用Python处理时序数据

时序约束中一种特殊的情景分析

在做模块级综合的时候,对于IO路径一般会使用60%的端口时钟进行约束,如果这样的路径涉及到feedt....
的头像 数字前端ic芯片设计 发表于 08-21 17:37 1761次 阅读
时序约束中一种特殊的情景分析

绕等长更快的操作方法

从早期的15.x版本到如今依然运用广泛的16.5版本,不管是差分对内还是组间,绕等长的命令只有一个D....
的头像 EDA设计智汇馆 发表于 07-20 15:27 1265次 阅读
绕等长更快的操作方法

关于FPGA时序以及时序收敛的基本概念详解

FPGA器件的需求取决于系统和上下游(upstream and downstrem)设备。我们的设....
发表于 07-11 09:37 2364次 阅读
关于FPGA时序以及时序收敛的基本概念详解

分享上海交通大学团队在两项竞赛任务中的算法思路和方案

在时序动作定位问题中,mean Average Precision (mAP) 是最常用的评估指标。....
的头像 新智元 发表于 07-04 09:41 2043次 阅读
分享上海交通大学团队在两项竞赛任务中的算法思路和方案

ECO填充工具带来不一样的IC设计

集成电路 (IC) 设计团队通常在预定最后送交制造(tapeout)期限临近时承受着巨大的压力。更糟....
的头像 电子发烧友网工程师 发表于 06-07 09:34 2912次 阅读
ECO填充工具带来不一样的IC设计

AT24C02的IIC写入过程和时序详解(中文资料)

AT24C02是由ATMEL公司提供的,IIC总线串行EEPROM(electronic erase....
发表于 06-06 08:00 563次 阅读
AT24C02的IIC写入过程和时序详解(中文资料)

TimeQuest使用教程(中文版).ppt

TimeQuest使用详细教程
发表于 05-19 10:11 325次 阅读
TimeQuest使用教程(中文版).ppt

对比ARM、DSP,深入了解FPGA

自1985年首款FPGA诞生以来,FPGA已经是一名在电子信息领域征战了30年的老兵,这名战功赫赫的....
的头像 FPGA学习交流 发表于 05-18 11:07 2818次 阅读
对比ARM、DSP,深入了解FPGA

FPGA时序收敛让你的产品达到最佳性能!

FPGA时序收敛让你的产品达到最佳性能!
发表于 04-10 11:38 421次 阅读
FPGA时序收敛让你的产品达到最佳性能!

FPGA时序约束简介

在简单电路中,当频率较低时,数字信号的边沿时间可以忽略时,无需考虑时序约束。但在复杂电路中,为了减少....
的头像 FPGA极客空间 发表于 03-30 13:42 6555次 阅读
FPGA时序约束简介

时序分析基本概念介绍——花一样的“模式”

SE是scan enable信号,它控制着scan cell的工作模式。从图中可以看出,SE,SI,....
的头像 数字后端IC芯片设计 发表于 03-26 10:43 3324次 阅读
时序分析基本概念介绍——花一样的“模式”

FPGA并行时序驱动布局算法

传统的基于模拟退火的现场可编程门阵列( FPGA)时序驱动布局算法在时延代价的计算上存在一定误差,已....
发表于 02-26 10:09 355次 阅读
FPGA并行时序驱动布局算法

模糊时序自适应预测方法

结合数据特征及分布特点提出一种基于谱聚类的模糊时间序列自适应预测方法。首先基于谱聚类的思想,根据样本....
发表于 02-23 11:07 143次 阅读
模糊时序自适应预测方法

基于执行片段的嵌入式软件时序特性检测方法

时序特性是嵌入式软件的重要特性,实时嵌入式软件运行的正确性不仅依赖于任务执行结果,更依赖于任务执行时....
发表于 01-31 10:24 211次 阅读
基于执行片段的嵌入式软件时序特性检测方法

详细分析高速通信和数据中心的时序要求以及时钟振荡器解决方案

为此,Silicon Labs提供了全新有源时钟振荡器,其采用第四代 DSPLL 技术驱动,有效解决....
的头像 SiliconLabs 发表于 01-26 16:20 3326次 阅读
详细分析高速通信和数据中心的时序要求以及时钟振荡器解决方案

时序逻辑符号模型检测器

现有模型检测工具的形式化规范语言。如计算树逻辑(computation tree logic,简称C....
发表于 01-26 14:48 197次 阅读
时序逻辑符号模型检测器

xilinx时序分析及约束

详细讲解了xilinx的时序约束实现方法和意义。包括:初级时钟,衍生时钟,异步时终域,多时终周期的讲....
发表于 01-25 09:53 216次 阅读
xilinx时序分析及约束

网络流量时序数据可视分析

网络安全可视化作为一个交叉应用研究领域,为传统网络安全数据分析方法注入了新的活力.但已有研究过于注重....
发表于 01-14 16:32 209次 阅读
网络流量时序数据可视分析

输电元件损坏的电力网架时序恢复策略

合理的电力网架恢复策略对大停电后电力系统的快速恢复具有重要意义。采用时序恢复策略进行电力网架恢复,分....
发表于 01-14 11:10 198次 阅读
输电元件损坏的电力网架时序恢复策略

详细介绍时序基本概念Timing arc

时序分析基本概念介绍——Timing Arc
的头像 数字后端IC芯片设计 发表于 01-02 09:29 7436次 阅读
详细介绍时序基本概念Timing arc

基于统计极值的流程对象环节间时序计算算法

本文针对流程对象采样数据集,提出了一种基于统计极值的流程对象环节间时序计算算法,同时通过理论分析证明....
发表于 12-30 17:03 175次 阅读
基于统计极值的流程对象环节间时序计算算法